Sub-vlaggenschip “Nova Lake-S” CPU met bLLC zou 14 P-cores kunnen bevatten

Eind vorige maand schetste kopite7kimi een shortlist van aankomende unlocked “Nova Lake-S" desktop-processorvarianten. Destijds werd gespeculeerd dat Intel producten aan het voorbereiden was die (uiteindelijk) zouden concurreren met AMD’s populaire en veelgeprezen gamingproducten met 3D V-Cache. Recente lekken suggereren dat alleen de volgende generatie “Core Ultra 400K-serie" varianten zullen beschikken over grote hoeveelheden Big Last Level Cache (bLLC), mogelijk tot wel 288 MB voor krachtigere dual-compute-configuraties.

Een theoretisch sub-vlaggenschipmodel zou een 2x 8+12 (40 cores + 4 LPE-cores) configuratie hebben, maar een andere expert is met een iets aangepaste specificatie gekomen. Gisteren bevestigde Haze (ook bekend als Haze2K1) grotendeels de eerder gelekte informatie, maar noemde een lager aantal prestatiekernen bij de beschrijving van de op één na beste ontgrendelde “Nova Lake-S"-chip - waardoor het totaal op 42 kwam (bestaande uit P-, E- en LPE-eenheden). In de herziene versie bevat elke tegel blijkbaar zeven prestatiegerichte eenheden in plaats van acht. Blijkbaar zal alleen het absolute topmodel beschikken over twee 8+16 compute-tegels - wat een totaal aantal kernen van 52 oplevert.

Hier is de nieuwste versie van een theoretische ontgrendelde “Core Ultra 400"-productconfiguratie:

2x 8+16 (48 cores + 4 LPE-cores) + 288 MB bLLC

2x 7+12 (38 cores + 4 LPE-cores) + 288 MB bLLC 8+16 (24 cores + 4 LPE-cores) + 144 MB bLLC

8+12 (20 cores + 4 LPE-cores) + 144 MB bLLC

Bronnen: TechPowerUp